Назовите недостающий вид регистров параллельный последовательный

Последовательные регистры находят ограниченное применение. Широкое распространение получили последовательно-параллельные регистры. На их базе строятся преобразователи кодов из последовательного в параллельный и из параллельного в последовательный. Для реализации параллельного вывода информации в последовательном регистре достаточно использовать выходы Qi всех триггеров. Чтобы реализовать ввод информации как в последовательном, так и в параллельном виде, можно использовать D-триггеры с асинхронной установкой в ноль или единицу. Пример такой схемы приведен на рис. 9.30.

Как и в последовательном регистре, ввод информации в последовательном коде осуществляется по входу V. Для тактирования сдвига синхровходы всех триггеров объединены. Для возможности введения кода числа в параллельном виде используются элементы И-НЕ ЛЭ1 i и ЛЭ2 i в i -х разрядах. Элемент ЛЭ1 i осуществляет функцию стробирования и инвертирования разряда Di при единичном уровне управляющего сигнала «параллельная запись». В результате на вход S установки в единицу триггера Т i проходит инверсное значение разряда параллельного кода числа только в том случае, если сигнал разрешения на линии «параллельная запись» имеет единичное значение. Элемент ЛЭ2 i выполняет функцию инвертирования сигнала с элемента ЛЭ1 i и передачи его на вход R сброса триггера Т i также по активному уровню сигнала разрешения параллельной записи. В результате парафазный код всех разрядов параллельного кода проходит на соответствующий триггер только при активном уровне сигнала разрешения параллельной записи. Поскольку элементы ЛЭ i имеют инверсные выходы, то триггеры Т i должны иметь инверсные входы R и S.

Рис. 9.30. Схема последовательно-параллельного регистра.

На рис.9.31 приводится еще один вариант схемы реверсивного регистра, но с функцией параллельной записи. Схема идентична рассмотренной ранее на рис.9.29 схеме последовательного реверсивного регистра, но вентили И-ИЛИ-НЕ в этой схеме используются не только для выбора разряда подключаемого триггера, но и для записи во все триггеры параллельного кода. Сигнал синхронизации C в схеме используется как для сдвига, так и для записи.

Рис.9.31. Схема реверсивного последовательно-параллельного регистра.

Если выход последнего триггера в регистре сдвига соединить с входом первого, то получится кольцевой регистр сдвига. Записанная в его разряды информация под воздействием сдвигающих импульсов будет циркулировать по замкнутому кольцу. Кольцевой регистр иначе называется кольцевым счетчиком. Его модуль счета равен числу разрядов n последовательного кода. Единица, записанная в один из разрядов, периодически будет появляться в нем после того, как будут поданы n сдвигающих импульсов. Если в регистре сдвига к входу первого триггера подключить не прямой выход последнего триггера, а инверсный, то получится так называемый счетчик Джонсона. В счетчике Джонсона в первом цикле сдига будет происходить сдвиг прямого кода, а во втором – инверсного. После чего в счетчик будет записываться уже дважды проинвертироанный код, т.е. прямой. Таким образом, модуль счета его будет вдвое больше, чем у обычного кольцевого счетчика, т.е. будет равен величине 2 n.

4 4 3 Регистры

Контрольные вопросы

1. Поясните принципы организации ПЦУ.

2. В чем состоит отличие синхронного RS-триггера от синхронного JK-триггера?

3. Что такое входы асинхронной установки в нуль и единицу?

4. В каких типовых ПЦУ используются в качестве элементной базы D- и T-триггеры?

5. Приведите схемы реализации триггеров RS-, D- и T-типов на базе синхронных JK-триггеров.

6. Чем отличается динамическое управление от статического и каким образом динамическое управление реализуется схемотехнически?

7. Чему равны Kсч восьмиразрядного двоичного и восьмиразрядного двоично-десятичного счетчиков?

8. Изобразите схему и временные диаграммы работы трехразрядного двоичного вычитающего счетчика на основе T-триггеров с инверсным динамическим счетным входом.

9. В чем отличие схем и принципов функционирования счетчиков с параллельным и сквозным переносами?

10. В чем заключается принцип построения недвоичных счетчиков и как реализовать счетчик с Ксч =18 на базе двоичных счетчиков?

11. Объясните принцип работы последовательно-параллельного регистра.

Глава 10. Аналого-цифровые и цифро-аналоговые преобразователи.

Поделиться с друзьями:

Нам важно ваше мнение! Был ли полезен опубликованный материал? Да | Нет

studopedia.su — Студопедия (2013 — 2024) год. Все материалы представленные на сайте исключительно с целью ознакомления читателями и не преследуют коммерческих целей или нарушение авторских прав! Последнее добавление

Генерация страницы за: 0.008 сек. —>

Параллельно-последовательные регистры

Регистры этого типа представляют собой сочетания схем параллельного и последовательного регистров и служат для преобразования кодов числа из одного вида в другой, а также параллельного вывода предварительно сдвинутого кода числа, хранящегося в регистре. Фрагмент параллельно-последовательного регистра, выполненного на универсальных D-триггерах, показан на рис.13.8.

Ввод числа А параллельным кодом (параллельная загрузка регистра) осуществляется по сигналу PL = 1 (parallel load), а вывод информации параллельным кодом – по сигналу Твыв.парал. При равенстве этих сигналов нулю регистр работает как сдвиговый. Использование установочных входов и триггеров для параллельной загрузки делает эту операцию приоритетной по отношению к операции сдвига. Вход может использоваться также для обнуления всех разрядов регистра.

Параллельно-последовательные регистры называются также регистрами хранения и сдвига. Такие регистры имеются в сериях К155, КМ155(ТТЛ), К176 (КМОП), К500 (ЭСЛ) и др. На рис.13.9,а представлена схема четырехразрядного регистра сдвига и хранения К155ИР1, а на рис.13.9,б – его условное обозначение. Каждый разряд регистра образован синхронным двухступенчатым RS-триггером. Благодаря инверторам на входах S эти триггеры работают как синхронные D-триггеры, управляемые положительным перепадом по входу С. Регистр имеет четыре входа параллельной загрузки (D0. D3) и один последовательный вход данных S1, a также 4 параллельных выхода (Q0. Q3) от каждого триггера. Управление режимами работы регистра осуществляется сигналами по входу RE (разрешение параллельной загрузки) и тактовым входам С1 и С2. При RE = 1 разрешается работа тактовому входу С2. В момент прихода на вход С2 отрицательного перепада на синхровходах триггеров всех четырех разрядов формируется положительный перепад и в триггеры переписывается информация со входов D1. D4 независимо от значений сигналов на входах S1 и С1. Запись информации последовательным кодом осуществляется через вход S1 при сигнале RE = 0. При этом блокируются входы параллельной загрузки. С приходом отрицательных перепадов на вход С1 данные последовательно сдвигаются от входа S1 до выхода Q3, т.е. в сторону старшего разряда. Для сдвига в сторону младшего разряда (от Q3 к Q0) необходимо соединить выход Q3 с входом D2, выход Q2 – с входом D1, выход Q1 – с входом D0 и установить на входе RE напряжение высокого уровня. Входом последовательного кода в этом случае будет являться вход D3, а сдвиг будет осуществляться отрицательными перепадами по входу С2.

Использование сдвиговых регистров в качестве счётчиков

На рис. 13.10 показана стандартная схема счётчика на сдвиговом регистре, состоящем из JK-триггеров. Прямой и инверсный выходы триггера каждого разряда используются для управления логической схемой, входящей в цепь обратной связи. Цепь обратной связи формирует информационные сигналы J0 и К0, управляющие работой триггера самого младшего разряда Тг0. Такое построение схемы позволяет использовать ее для генерации двоичных последовательностей или в качестве счётчика.

Цепь обратной связи вырабатывает сигнал либо 0, либо 1, который, поступая на входы J0 и К0 (после инвертирования) триггера Тг0 определяет состояние этого триггера. Например, если n-разрядный сдвиговый регистр находится в состоянии Qn-1…Q2Q1Q0=0. 001, то в зависимости от значения сигнала обратной связи следующим его состоянием будет либо 0…010, либо 0…011.

Кольцевой счётчик

В таком счётчике при поступлении тактовых импульсов С единственная 1 перемешается от разряда к разряду. Он выполнен на сдвиговом регистре, у которого сигнал обратной связи подается с прямого выхода триггера последнего разряда на входы первого (рис.13.17). Работа счётчика начинается с режима «Предустановка», в котором сигналом =0 первый триггер регистра устанавливается в 1, а остальные в 0. Затем при поступлении тактовых импульсов происходит сдвиг информации от разряда к разряду вправо, что и обеспечивает циркуляцию 1 в регистре. Счетная последовательность такого регистра приведена в табл. 13.3, из которой видно, что число рабочих состояний (модуль счета) такого счётчика равно числу его разрядов.

Достоинством рассмотренного счётчика является простота его реализации, а недостатком – невозможность осушествления вывода информации в двоичном коде. Кроме того, в n-разрядном счётчике подобного типа из 2 n возможных состояний 2 n -n не используются и являются запрещенными. Если по какой-либо причине счётчик окажется в одном из этих состояний, то без постороннего вмешательства он не сможет перейти к выработке правильной последовательности.

Таблица 13.3
Тактовый импульсQ0Q1Q2Q3Qn-2Qn-1
. . .. . .. . .. . .. . .. . .. . .. . .
n-2
n-1

Запрещенными состояниями счётчика являются такие, при которых в его разрядах число единиц оказывается более одной, либо во всех разрядах имеются нули. Для обнаружения запрещенных состояний счётчик снабжается дополнительной комбинационной схемой. Например, для трехразрядного кольцевого счётчика запрещенные состояния возникнут в случае, если единицы будут одновременно присутствовать на выходах первого и второго разрядов (Q0Q1=1), либо первого и третьего (Q0Q2=1), либо второго и третьего (Q1Q2=1), либо на выходах всех трех разрядов (Q0Q1Q2=1). Следовательно, сигнал обнаружения лишней 1 должен формироваться на основании булевого выражения

Для обнаружения нулевого состояния триггеров всех разрядов можно использовать функцию

Сигналы, сформированные на основании выражений (13.2) и (13.3), могут использоваться не только для обнаружения ошибки в работе счётчика, но и для его предустановки в исходное состояние.

Счётчик Джонсона

Счётчик Джонсона отличается от рассмотренного кольцевого счётчика тем, что в нем сигнал обратной связи на входы триггера младшего разряда сдвигового регистра подается не с прямого, а с инверсного выхода триггера старшего разряда. Благодаря этому если в исходном состоянии триггеры всех разрядов регистра установлены в 0, то при поступлении импульсов синхронизации начнётся их постепенное переключение в 1. После того как все триггеры окажутся в единичном состоянии, начнется их поочередное (начиная с триггера младшего разряда) переключение в 0 и т.д. Следовательно, число рабочих состояний такого счётчика равно удвоенному числу его разрядов. Функционирование десятичного счётчика Джонсона осуществляется в соответствии с табл.13.4. Смена состояний такого счётчика происходит в соответствии с кодом Либау-Крейга. Для получения двоично-десятичного кода к выходам счётчика необходимо подключить комбинационную схему – преобразователь кодов.

Таблица 13.4
Тактовый импульсQ4Q3Q2Q1Q0

Для десятичного счётчика Джонсона из 2 5 =32 возможных состояний используется только 10, а остальные 22 состояния являются лишними. При попадании счётчика в эти состояния может быть нарушена его нормальная работа, определяемая табл.13.4. Поэтому необходимо предусмотреть дополнительные комбинационные схемы, определяющие сбои в работе счётчика и осуществляющие его установку в рабочее состояние.

Регистры

Регистрами называют функциональные узлы, предназначенные для приёма, хранения, передачи и преобразования информации. В зависимости от способа записи информации (кода числа) различают параллельные, последовательные и параллельно-последовательные регистры.

Параллельные регистры. В параллельных регистрах запись двоичного числа (слова) осуществляется параллельным кодом, т. е. во все разряды регистра одновременно. Их функция сводится только к приёму, хранению и передаче информации (двоичного числа).

Считывание кода из регистра может производиться многократно без разрушения информации. Параллельный N -разрядный регистр состоит из N триггеров, каждый из которых имеет информационный вход, на которые и подаётся входная информация. Установка выходов регистра в состояния, соответствующие состояниям информационных входов,производится при воздействии импульса синхронизации (тактирующего) на соответствующий управляющий вход. Регистры могут иметь отдельный управляющий вход переустановки выходных состояний в нулевое значение («R», переустановка, обнуление).

При построении параллельных регистров наибольшее применение получили D -триггеры (триггер-«защёлка»), позволяющие выполнять параллельные регистры на малом количестве элементов. Полупроводниковая элементная база, выпускаемая электронной промышленностью, имеет в своём составе многоразрядные параллельные регистры (рисунок 21.9, 21.10) или позволяет изготавливать их на интегральных схемах малой степени интеграции.

Рисунок 21.9 – Многоразрядный параллельный регистр с Z-состоянием

Такие регистры (например, ИС 1533ИР22, ИР33, ИР34) могут использоваться в качестве:

— регистра памяти;

— буферного регистра, способного работать на низкоомные нагрузки (20–100 Ом) и большие ёмкости нагрузки (до 50 пФ и более);

— регистра ввода/вывода и магистрального передатчика, что обеспечено наличием в них режима большого выходного сопротивления («третье состояние», «Z-состояние»), за счёт чего они физически всегда подключены к линиям шин магистрали микропроцессорной системы через сопротивления порядка нескольких мегаом. А передача информации происходит только во время действия управляющего импульса (вход ЕО на рисунке 21.9), когда управляющее устройство выводит регистр из Z-состояния.

Параллельные регистры имеются и в составе серий современных скоростных микромощных ИС (серии 1554, 1594, 5514 и 5554), рисунок 21.10.

Рисунок 21.10 – Микромощный скоростной многоразрядный параллельный регистр

Параметры таких регистров определяются параметрами D-триггеров, входящих в их состав. Это параметры, которые важно знать и при самостоятельном применении D-триггеров:

— время предустановки tПРУСТ показывает, насколько ранее должен быть подан сигнал на D-вход относительно момента поступления сигнала на на вход С;

— время удержания tУДотражает время удержания сигнала на D-входе после момента прихода сигнала на С-вход.

Последовательные регистры (регистры сдвига). Последовательные регистры (регистры сдвига) характеризуются записью числа последовательным кодом и кроме операции хранения осуществляют преобразование последовательного кода в параллельный, служат в качестве элементов временной задержки, выполняют арифметические и логические операции. Регистр состоит из последовательно соединенных двоичных ячеек памяти, состояния которых передаются (сдвигаются) на последующие ячейки под действием тактовых импульсов.

Тактовые импульсы управляют работой регистра. Регистры сдвига могут управляться одной последовательностью тактовых импульсов. В этом случае регистры называют однотактными. Частота следования тактовых импульсов обычно неизменна.

Наиболее простая реализация регистра сдвига использует последовательное соединение D -триггеров таким образом, чтобы для некоторого n -го разряда выполнялось условие:

Функциональная надёжность логических схем, связанная с «состязанием» логических схем, это надёжность выполнения заданного алгоритма при условии наличия произвольных разбросов задержек срабатывания отдельных логических элементов. Функционально надёжные регистры сдвига строятся на основе Т- и JK- триггеров.

Однотактные регистры сдвига выполняют по функциональной схеме по рисунку 21.11, показанной для четырех разрядов.

Рисунок 21.11 – Последовательный 4-хразрядный однотактный регистр

Первая ячейка регистра относится к его младшему разряду, а четвертая – к старшему. При таком расположении разрядов запись числа в регистр производится начиная со старшего разряда числа. При обратном расположении разрядов в регистре запись числа должна начинаться с его младшего разряда. Тактовые импульсы подаются на все триггеры ячеек одновременно. Их воздействие направлено на переключение триггеров из состояния «1» в состояние «0» с записью единицы в триггер следующей ячейки.

Операция считывания информации из последовательного регистра может быть проведена в параллельном или последовательном коде. Для передачи информации в параллельном коде используют выходы разрядов регистра. Таким образом, последовательный регистр позволяет осуществить операцию преобразования последовательного кода в параллельный. Считывание информации в последовательном коде реализуется подачей серии тактовых импульсов.

В последовательном регистре записанное число может быть сдвинуто тактовыми импульсами на один или несколько (k) разрядов. Операции сдвига соответствуют умножению числа на 2 k . Например, сдвиг кода 0010 числа 2 на один разряд дает код 0100 (число 4), на два разряда – код 1000 (число 8).

При реализации однотактных регистров сдвига необходимо учитывать следующее обстоятельство. В этих регистрах тактовые импульсы воздействуют на перевод в состояние «0» триггеров всех разрядов одновременно. Поэтому в однотактных регистрах должна быть решена задача разделения во времени (по меньшей мере на длительность тактовых импульсов tи,) операций считывания единицы с триггера каждого разряда и ее переписи в триггер следующего разряда. В противном случае перепись единицы в следующий разряд не будет произведена.

Эта задача может быть решена включением в цепь передачи сигнала от одной ячейки к другой элемента задержки. Элемент задержки будет задерживать импульс записи единицы в последующую ячейку на время действия тактового импульса. Однако наличие элементов задержки обусловливает критичность работы схемы в отношении длительности тактовых импульсов. Кроме того, для элементов задержки, состоящих из реактивных элементов L и С, затруднено интегральное исполнение. В связи с указанным, разнесение во времени операций считывания и переписи единицы осуществляют схемными средствами, например выполнением ячеек на триггерах с внутренней задержкой (RSt -, JKt -, Dt — триггерах).

При использовании триггеров с внутренней задержкой разделение во времени операций считывания и переписи единицы выполняется автоматически, поскольку новое состояние таких триггеров формируется после окончания действия тактовых импульсов.

Параллельно-последовательные и реверсивные регистры. В параллельно-последовательных регистрах сочетаются свойства регистров параллельного и последовательного действия. Они позволяют осуществлять запись инфoрмации как в последовательном, так и параллельном коде, в связи с чем мoгут быть использованы для преобразования кодов из последовательного в параллельный и обратно (рисунок 21.12).

Рисунок 21.12 – Параллельно-последовательный регистр

Для преобразования последовательного кода в параллельный серией тактовых импульсов в регистр записывается информация (число) последовательного кода. Выходы разрядов регистра при этом представляют ту же информацию в параллельном коде. Для обратного преобразования информация в регистр вводится по входам параллельного кода. Посредством серии тактовых импульсов с выхода последнего разряда регистра информация считывается в последовательном коде.

Реверсивные регистры предназначены для осуществления сдвига кода числа в сторону как старшего, так и младшего разрядов. Регистр содержит связи последовательной передачи информации в направлении от младших разрядов к старшим, а также от старших разрядов к младшим. Прямой или обратный сдвиг кода осуществляют управляющим сигналом, вводящим в действие либо прямую, либо обратную связи между разрядами.

На рисунке 21.13 приведён пример такого регистра, который также может использоваться в качестве счётчика импульсов (К1500ИЕ136). Это универсальный синхронный регистр-счётчик с типовым временем задержки 1,5–3 нс, потребляемой мощностью 880 мВт и максимальной частотой около 450 МГц. Режим работы этой интегральной схемы определяется состоянием управляющих входов, см. таблицу.

Рисунок 21.13 – Универсальный счётчик-регистр

Кольцевые регистры. Если в регистре сдвига ввести обратную связь с выхода последнего разряда на информационный вход D (рисунок 21.14), то получится кольцевой регистр, в котором ранее записанная информация в виде определенного кода при подаче тактовых сигналов циркулирует по кольцу: вход – выход – вход. Кольцевые регистры чаще всего используются в качестве делителей частоты, счетчиков и распределителей импульсов.

Рисунок 21.14 – Кольцевой регистр на основе регистра сдвига

1 Резисторы, конденсаторы, трансформаторы, дроссели, коммутационные устройства РЭА: Справ. / Н.Н. Акимов, Е.П. Ващуков, В.А. Прохоренко, Ю.П. Ходоренко. – Мн.: Беларусь, 1994. – 591 с.

2 Гусев В.Г., Гусев Ю.М. Электроника: Учеб. пособие для приборостроит. спец. вузоы. – М.: Высш. шк., 1991 – 622 с.

3 Кликушин Ю.Н., Михайлов А.В. Электроника в приборостроении. Тексты лекций. — Омск: ОмГТУ, 2000.

4 Кончаловский В.Ю. Цифровые измерительные устройства. – М.: Энергоатомиздат, 1985. – 304 с.

5 Орнатский П.П. Автоматические измерения и приборы. – Киев: Вища школа, 1986. – 560 с.

6 Пароль Н.В., Кайдалов С.А. Знакосинтезирующие индикаторы и их применение. – М.: Радио и связь, 1988. – 128 с.

7 Сергеев В.М. Электроника. Ч.1: Элементная база, аналоговые функциональные устройства: Учеб. пособие. – Томск: Изд. ТПУ, 2000. – 128 с.

8 Гутников В.С. Интегральная электроника в измерительных устройствах. – Л.: Энергоатомиздат, 1988. – 304 с.

9 ИС для вторичных источников питания [Электронный ресурс]: содержатся основные сведения об интегральн. схемах стабилизаторов и конвертеров напряжения: ноябрь 2004. – Режим доступа: http://www.radiotexnika.ru/spravochnik/adv/advh48.php. – Загл. с экрана.

11 Забродин Ю.С. Промышленная электроника: Учеб. для вузов. – М.: Высш. школа, 1982. – 496 с.

12 Титце У., Шенк К. Полупроводниковая схемотехника. – М.: Мир, 1982. – 512 с.

13 Достал И. Операционные усилители: Пер. с англ. – М.: Мир, 1982. – 512 с.

14 Цапенко М.П. Измерительные информационные системы. – М.: Энергоатомиздат, 1985. – 439 с.

15 Алексенко А.Г. и др. Применение прецизионных аналоговых микросхем / А.Г. Алексенко, Е.А. Коломбет, Г.И. Стародуб. – М.: Радио и связь, 1985. – 256 с.

16 Коломбет Е.А. Микроэлектронные средства обработки аналоговых сигналов. – М.: Радио и связь, 1991. – 376 с.

17 Аналоговые и цифровые интегральные микросхемы / Под ред. С.В. Якубовского. – М.: Радио и связь, 1985. – 432 с.

18 Игловский И.Г., Владимиров Г.В. Справочник по слаботочным электрическим реле. – Л.: Энергоатомиздат, 1990. – 560 с.

19 Ханзел Г.Е. Справочник по расчёту фильтров: США, 1969 / Пер. под ред. А.Е. Знаменского. – М.: Сов. радио, 1974. – 288 с.

20 Вольтметр импульсного напряжения стробоскопический вычислительный В4-24 // Проспект по применению. – ЦООНТИ «ЭКОС». – 1990. – 21 с.

21 Суэтинов В.И., Тимошенков В.П., Гайдис Р.А. Интегральная схема стробсмесителя на арсениде галлия // Техн. ср-в связи. Сер. РИТ. – 1987. – Вып. 4. – С. 80–87.

22 Хоровиц П., Хилл У. Искусство схемотехники. Пер. с англ. – М.: Мир, 1983. – Т. 2. – 590 с.

23 Чередов А.И. Измерительные преобразователи параметров ёмкостных датчиков: Учебн. пособие. – Омск, ОмПИ, 1988. – 80 с.

24 Кликушин Ю.Н., Кривой Г.С., Ярошевский М.Б. Расчёт измерительных цепей на операционных усилителях. – Учеб. пособие. – Омск: ОмПИ, 1981. – 79 с.

25 Сифоров В.И. Радиоприёмные устройства. – М.: Сов. радио, 1974. – 560 с.

26 Будинский Я. Логические цепи в цифровой технике / Под ред. Б,А, Калабекова. – М.: Связь, 1977. – 392 с.

Последовательно-параллельный регистр

Последовательно-параллельные регистры используют для преобразования двоичных чисел из последовательной формы представления в параллельную.Вход С1 регистра служит для управления занесения информации в регистр, а вход С2 — для управления считыванием преобразованной информации.

Построим временную диаграмму данного регистра на JK-триггерах, где частота импульсов записи С1 последовательных данных должна быть как минимум в m раз выше, чем частота импульсов считывания С2 параллельных данных. При записи данныхПри считывании. Также легко заметить, что длительности параллельных импульсов меньше, чем последовательных. Это свойство связано с длительностью импульса считывания. Поскольку выходные сигналы формируются на элементах совпадения, у которых выходной сигнал будет равен единице, если оба входных равны единице, то длительности импульса С2 и определит длительность сигналов

Схема последовательно-параллельного регистра

Рисунок 13 Схема последовательно-параллельного регистра

временная диаграмма П-|| регистра

Рисунок 14 — временная диаграмма П-|| регистра

дискретный устройство электрический схема

Синтез сумматора

Двоичными сумматорами называют дискретные устройства, выполняющие операцию сложения двух двоичных чисел.

Сложение двух двоичных чисел производится по следующим правилам:

1 слагаемое 0 0 1 1

2 слагаемое 0 1 0 1

В крайнем правом разряде суммы есть переполнение разряда и перенос единицы в следующий разряд и т.д. Результат суммирования двух единиц равен двум, что вдвое превышает вес единицы в данном разряде. Этот вес равен весу единицы в старшем разряде. Поэтому в данном разряде записывается 0, а результат в виде 1 переносится в следующий разряд[1,c.58].

По заданию, требуется построить пятиразрядный сумматор. Синтезируем параллельный пятиразрядный сумматор с последовательным межразрядным переносом.

Параллельные многоразрядные сумматоры предназначены для одновременного суммирования многоразрядных чисел. На входы каждого одноразрядного сумматора поступают два слагаемых и перенос из предыдущего разряда. Сигнал переноса, получившийся в младшем разряде, последовательно распространяется по цепи переноса к старшим разрядам[1,c.58].

Запишем в виде совершенной дизъюнктивной нормальной формы функции суммы и переноса полного одноразрядного сумматора на основе его таблицы истинности.

Таблица 9Таблица истинности полного одноразрядного сумматора

Параллельно-последовательные регистры.

В регистрах этого типа при записи все биты данных поступают в регистр одновременно (в параллельном коде), а при считывании покидают регистр бит за битом (в последовательном коде). Параллельно-последовательные регистры являются преобразователями параллельного кода в последовательный. Они имеют N информационных входов Хп (п = 0,1. АО и один прямой выход К, вход С< записи и вход С2 считывания. Их называют также сдвигающими регистрами с параллельной загрузкой.

Особенность параллелыю-последователыюго регистра проявляется в том, что его невозможно построить путем простого совмещения рассмотренных выше параллельного и последовательном регистров. Если взять за основу параллельный регистр (см. рис. 10.14, а), то для организации последовательного считывания необходимо выход предыдущего триггера соединить с входом последующего, что невозможно, поскольку вход занят. Для их построения можно использовать триггеры с двумя входами записи. Такое схемное решение приведено на рис. 10.16, а, в котором:

  • • входы Л-триггеров задействованы для построения последовательного регистра, используемого при считывании данных;
  • • два_логических элемента И-НЕ, подключенные к асинхронным 5, ?1 входам Л-триггера задействованы для построения второго Л-триггера (рис. 10.16, б), используемого в режиме параллельной записи.

Правила работы параллелыю-последователыюго регистра отражены в табл. 10.7. При этом следует иметь в виду, что п = 1. N — 1, выход триггера при п = N — 1 является выходом регистра. Запись

Схема параллельно-последовательного регистра (а) и состояния входных данных и триггеров регистра при записи, триггеров регистра и выходных данных при считывании (б)

Рис. 10.16. Схема параллельно-последовательного регистра (а) и состояния входных данных и триггеров регистра при записи, триггеров регистра и выходных данных при считывании (б)

5 Регистры

Регистрами называют функциональные узлы, предназначенные для приёма, хранения, передачи и преобразования информации. В зависимости от способа записи информации (кода числа) различают параллельные, последовательные и параллельно-последовательные регистры. Параллельные регистры. В параллельных регистрах запись двоичного числа (слова) осуществляется параллельным кодом, т. е. во все разряды регистра одновременно. Их функция сводится только к приёму, хранению и передаче информации (двоичного числа).

Считывание кода из регистра может производиться многократно без разрушения информации. Параллельный N-разрядный регистр состоит из N-триггеров, каждый из которых имеет информационный вход, на которые и подаётся входная информация. Установка выходов регистра в состояния, соответствующие состояниям информационных входов, производится при воздействии импульса синхронизации (тактирующего) на соответствующий управляющий вход. Регистры могут иметь отдельный управляющий вход переустановки выходных состояний в нулевое значение («R», переустановка, обнуление).

При построении параллельных регистров наибольшее применение получили D-триггеры (триггер-«защёлка»), позволяющие выполнять параллельные регистры на малом количестве элементов. Полупроводниковая элементная база, выпускаемая электронной промышленностью, имеет в своём составе многоразрядные параллельные регистры (рисунок 2.22) или позволяет изготавливать их на интегральных схемах малой степени интеграции.

Рисунок 2.22 – Многоразрядный параллельный регистр с Z-состоянием

Такие регистры (например, ИС 1533ИР22, ИР33, ИР34) могут использоваться в качестве:

– регистра памяти;

– буферного регистра, способного работать на низкоомные нагрузки (20–100 Ом) и большие ёмкости нагрузки (до 50 пФ и более);

– регистра ввода–вывода и магистрального передатчика, что обеспечено наличием в них режима большого выходного сопротивления («третье состояние», «Z-состояние»), за счёт чего они физически всегда подключены к линиям шин магистрали микропроцессорной системы через сопротивления порядка нескольких мегаом. А передача информации происходит только во время действия управляющего импульса (вход ЕО на рисунке 2.22), когда управляющее устройство выводит регистр из Z-состояния.

Параллельные регистры имеются и в составе серий современных скоростных микромощных ИС (серии 1554, 1594, 5514 и 5554). Параметры таких регистров определяются параметрами D-триггеров, входящих в их состав. Это параметры, которые важно знать и при самостоятельном применении D-триггеров:

– время предустановки tПРУСТ показывает, насколько ранее должен быть подан сигнал на D-вход относительно момента поступления сигнала на на вход С;

– время удержания tУД отражает время удержания сигнала на D-входе после момента прихода сигнала на С-вход.

Последовательные регистры (регистры сдвига). Характеризуются записью числа последовательным кодом и, кроме операции хранения, осуществляют преобразование последовательного кода в параллельный, служат в качестве элементов временной задержки, выполняют арифметические и логические операции. Регистр состоит из последовательно соединенных ячеек памяти, состояния которых передаются (сдвигаются) на последующие ячейки под действием тактовых импульсов. Однотактные регистры сдвига выполняют по функциональной схеме (рисунок 2.23), показанной для четырех разрядов.

Рисунок 2.23 – Последовательный 4-разрядный однотактный регистр

Тактовые импульсы управляют работой регистра. Регистры сдвига могут управляться одной последовательностью тактовых импульсов. В этом случае регистры называют однотактными. Частота следования тактовых импульсов обычно неизменна. В многотактных регистрах последовательности тактовых импульсов следуют с взаимным фазовым сдвигом 2p/m, где m – количество последовательностей тактовых импульсов. Наиболее простая реализация регистра сдвига использует последовательное соединение D-триггеров таким образом, чтобы для некоторого n-го разряда выполнялось условие:

Первая ячейка регистра относится к его младшему разряду, а четвертая – к старшему. При таком расположении разрядов запись числа в регистр производится начиная со старшего разряда числа. При обратном расположении разрядов в регистре запись числа должна начинаться с его младшего разряда. Тактовые импульсы подаются на все триггеры ячеек одновременно. Их воздействие направлено на переключение триггеров из состояния «1» в состояние «0» с записью единицы в триггер следующей ячейки.

Операция считывания информации из последовательного регистра может быть проведена в параллельном или последовательном коде. Для передачи информации в параллельном коде используют выходы разрядов регистра. Таким образом, последовательный регистр позволяет осуществить операцию преобразования последовательного кода в параллельный. Считывание информации в последовательном коде реализуется подачей серии тактовых импульсов.

В последовательном регистре записанное число может быть сдвинуто тактовыми импульсами на один или несколько (k) разрядов. Операции сдвига соответствуют умножению числа на 2 k . Например, сдвиг кода 0010 числа 2 на один разряд дает код 0100 (число 4), на два разряда – код 1000 (число 8).

При построении модулей памяти на однотактных регистрах сдвига необходимо учитывать, что тактовые импульсы воздействуют на перевод в состояние «0» триггеров всех разрядов одновременно. Поэтому в однотактных регистрах должна быть решена задача разделения во времени (по меньшей мере на длительность тактовых импульсов tи,) операций считывания единицы с триггера каждого разряда и ее переписи в триггер следующего разряда. В противном случае перепись единицы в следующий разряд не будет произведена.

Эта задача может быть решена включением в цепь передачи сигнала от одной ячейки к другой элемента задержки. Элемент задержки будет задерживать импульс записи единицы в последующую ячейку на время действия тактового импульса. Однако наличие элементов задержки обусловливает критичность работы схемы в отношении длительности тактовых импульсов. Кроме того, для элементов задержки, состоящих из реактивных элементов L и С, затруднено интегральное исполнение. В связи с указанным, разнесение во времени операций считывания и переписи единицы осуществляют схемными средствами, например выполнением ячеек на триггерах с внутренней задержкой (RSt -, JKt -, Dt -триггерах).

Параллельно-последовательные и реверсивные регистры. В параллельно-последовательных регистрах сочетаются свойства регистров параллельного и последовательного действия. Они записывают инфoрмацию как в последовательном, так и параллельном коде, в связи с чем мoгут быть использованы для преобразования кодов из последовательного в параллельный и обратно. Эти регистры допускают однотактный (рисунок 2.24) и многотактный принципы построения.

Для преобразования последовательного кода в параллельный серией тактовых импульсов в регистр записывается информация (число) последовательного кода. Выходы разрядов регистра при этом представляют ту же информацию в параллельном коде. Для обратного преобразования информация в регистр вводится по входам параллельного кода. Посредством серии тактовых импульсов с выхода последнего разряда регистра информация считывается в последовательном коде.

Реверсивные регистры предназначены для осуществления сдвига кода числа в сторону как старшего, так и младшего разрядов. Регистр содержит связи последовательной передачи информации в направлении от младших разрядов к старшим, а также от старших разрядов к младшим.

Рисунок 2.24 – Параллельно-последовательный регистр

Прямой или обратный сдвиг кода осуществляют управляющим сигналом, вводящим в действие либо прямую, либо обратную связи между разрядами.

Регистром сдвига называют цифровую схему, состоящую из последовательно включенных триггеров, содержимое

Регистром сдвига называют цифровую схему, состоящую из последовательно включенных триггеров, содержимое

которых можно сдвигать на один разряд влево или вправо подачей тактовых импульсов.
Регистры сдвига широко применяются в цифровой вычислительной технике для преобразования последовательного кода в параллельный или параллельного в последовательный, а также при построении арифметико-логических устройств. Составляется регистр сдвига из соединенных последовательно триггеров, в которые записываются разряды обрабатываемого кода.
Сдвигающие регистры делятся:
по способу ввода-вывода информации: параллельные; последовательные; комбинированные;
по направлению передачи информации: однонаправленные; реверсивные.
Типичными являются следующие операции:
прием слова в регистр;
передача слова из регистра;
поразрядные логические операции;
сдвиг слова влево или вправо на заданное число разрядов;
преобразование последовательного кода слова в параллельный и обратно;
установка регистра в начальное состояние (сброс)

Сдвиговый регистр может рассматриваться как цифровая линия задержки, входной сигнал которой

Сдвиговый регистр может рассматриваться как цифровая линия задержки, входной сигнал которой

последовательно переписывается из триггера в триггер по фронту тактового сигнала

Рисунок 8 — Простой сдвиговый регистр и его условно графическое обозначение

Сдвиговый регистр может быть построен на триггерах любого типа (RS-, D-, JK-), но все они работают в режиме D-триггера.

Параллельный регистр

Схема параллельного регистра

Схема соединения триггеров в параллельном регистре

В данном типе регистров триггеры соединены параллельно, то есть каждый внутренний триггер имеет свой вход D и свой выход Q, которые не зависят от других триггеров, а также вход С, который называется тактовым входом и для всех входящих в регистр триггеров он является общим. Параллельные регистры бывают двух типов:

  • тактируемые регистры, которые срабатывают по фронту сигнала управления (вход С);
  • стробируемые регистры, которые срабатывают по уровню входного сигнала (вход С);

Наибольшее распространение получили тактируемые параллельные регистры.

Регистры, срабатывающие по фронту сигнала

Данные типы регистров практически ничем не отличаются от D триггеров. Напомню, что на выходе Q устанавливается такой уровень напряжения, который был на входе D, в момент положительного фронта тактового сигнала на входе С. Так как регистр состоит из нескольких D триггеров, то и количество (4,6,8,16) запоминаемых сигналов (бит) у регистра больше.

Тактируемые регистры

Параллельные регистры, срабатывающие по фронту импульса.

Большинство регистров восьмибитные и в основном различаются отсутствием или наличием инверсии сигнала на выходе, входом сброса (R), входом разрешения записи (WE), типом выходов (2C или 3C) и входом EZ. Таблицы истинности тактируемых регистров практически не отличаются от таблицы истинности D триггеров и имеют следующий вид

Таблица истинности регистра с входом разрешения записи WE

ВходыВыход
WECDQ
00→100
00→111
00XНе меняется
01XНе меняется
1XXНе меняется

Основное применение регистры с тактируемым входом нашли в схемах где необходимо хранить некоторый код в течении необходимого времени, а по фронту импульса на тактовом входе С выдавать на выходы Q.

Регистры, срабатывающие по уровню сигнала

Данные типы регистров являются как бы гибридом между буфером и регистром (ещё такие регистры называют регистры-защёлки, англ. Latch). Принцип работы данных регистров состоит в следующем: когда на стробирующем входе высокий логический уровень, сигнал поступает с входов на выходы регистра, а если на стробирующем входе низкий уровень сигнала, регистр переходит в режим хранения последнего из пропущенных значений входного сигнала. Регистры-защелки не очень распространены из-за своего специфического характера работы, но в некоторых случаях удобнее, регистров срабатывающих по фронту сигнала на тактовом входе. Типичный представитель параллельных регистров срабатывающих по уровню стробирующего сигнала, является микросхема К555ИР22, которая представляет собой восьмиразрядный параллельный регистр, со стробирующим входом С и выходами с тремя состояниями (3С).

Регистр, срабатывающий по уровню входного стробирующего сигнала К555ИР22.

Таблица истинности стробируемого регистра

ВходыВыход
EZCDQ
0111
0100
00XНе меняется
1XXX

Данные типы регистров применяются в схемах, где необходимо запомнить на какое-то время входной сигнал, а всё остальное время транслировать на выход схемы входной сигнал. Данный функционал очень часто необходим, например, при построении устройств сопряжения с портами персонального компьютера. Стробируемый регистр продлевает на некоторое время входной код, а остальное время работает как буфер или повторитель.

Регистр сдвига (последовательный регистр)

Регистр сдвига или сдвиговый регистр (англ. Shift Register), представляет собой схему, в которой внутренние триггеры соединены последовательно. Схема работы сдвигового регистра заключается в следующем: по импульсу тактового сигнала происходит сдвиг на один разряд цифрового кода, который записан на входном выводе. У обычных сдвиговых регистров, сдвиг происходит от младших разрядов к старшим, но есть также и реверсивные сдвиговые регистры, у которых сдвиг идет, наоборот, от старших разрядов к младшим.

Схема последовательного регистра

Схема сдвигового регистра от младших разрядов к старшим.

Большинство регистров сдвига имеют восемь разрядов, различаются режимами работы, режимами записи, чтения и сдвига, а также типом выходного каскада.

Последовательно параллельные регистры

Регистры сдвига

Рассмотрим некоторые типы сдвиговых регистров. Первый из них это микросхема типа К555ИР8, которая представляет собой обычный регистр сдвига от младшего разряда к старшему. Она имеет два информационных входа объединённые по схеме 2И, вход сброса R, по отрицательному импульсу которого все выходы данного регистра устанавливаются в нуль. Сдвиг разрядов происходит по фронту импульса поступающего на тактовый вход регистра С.

Второй тип сдвигового регистра – это микросхема К555ИР9, как видно по изображению данной микросхемы она выполняет действия обратные микросхеме К555ИР8, то есть если ИР8 из последовательного кода преобразует в параллельный, то ИР9 преобразует входящий параллельный код в выходящий последовательный код. Микросхема К555ИР9 реализует следующий режим работы: при низком логическом уровне на входе разрешения записи WR происходит запись входного кода. Для осуществления сдвига необходимо перевести вход WR в высокий логический уровень и на один из тактовых входов С, объединённых по 2ИЛИ, подавать тактовые импульсы. Дополнительный информационный вход DR, позволяет с него записать информацию в младший разряд регистра сдвига.

И наконец, ещё один тип сдвигового регистра, которым является микросхема К555ИР13. Она является как бы объединением двух предыдущих регистров сдвига. Во-первых, данная микросхема имеет восемь параллельных входов и восемь параллельных выходов, причём сдвиг может осуществляться как в сторону увеличения разрядов (вход SR), так и в сторону уменьшения разрядов (вход SL) по фронту сигнала на входе С. При помощи информационных входов DR и DL есть возможность записать сигнал как в младший разряд так и в старший разряд. К555ИР13 является реверсивным регистром, Сдвиг битов от младшего разряда к старшему осуществляется по фронту сигнала на входе С при низком уровне на и высоком на SR входах, а в обратную сторону сдвиг идёт при единице на входе SL и нуле на входе SR. В случае же единичного уровня сигнала на входах SL и SR одновременно, данный регистр превращается в повторитель сигнала, то есть информация с входов микросхемы переносится на её выходы.

Главная сфера использования всех регистров сдвига является преобразование последовательного кода в параллельный код или из параллельного в последовательный, такая необходимость часто возникает, когда необходимо передать информацию на значительные расстояния, а вся обработка происходит параллельным кодом в микропроцессорных системах. Как известно быстрее всего обрабатывается информация в параллельном виде, а передавать на расстояния лучше всего в последовательном коде.

Теория это хорошо, но необходимо отрабатывать это всё практически ПОПРОБОВАТЬ МОЖНО ЗДЕСЬ

Оцените статью
TutShema
Добавить комментарий